IMPLEMENTACIÓN DE UNA MAQUINA DE VECTORES SOPORTE EMPLEANDO FPGA


Autores/as

  • JORGE E. HERNANDEZ L.
  • SANTIAGO SALAZAR G.

Resumen

En este artículo, se presenta el diseño y la implementación de una maquina de vector de soporte (SVM) sobre un dispositivo lógico programable (PLD). La maquina es utilizada para solucionar el problema de la XOR. Además, se presenta la implementación del estándar IEEE 754 para la representación de números en punto flotante. La arquitectura del sistema implementado es descrito en detalle y sintetizada sobre una tarjeta del sistema de desarrollo con un arreglo de compuerta programable por campo - FPGA (ALTERA® FLEX10K).

Descargas

Los datos de descargas todavía no están disponibles.

Descargas

Publicado

2006-08-17

Cómo citar

HERNANDEZ L., J. . E. ., & SALAZAR G., S. . (2006). IMPLEMENTACIÓN DE UNA MAQUINA DE VECTORES SOPORTE EMPLEANDO FPGA. Scientia Et Technica, 2(31). Recuperado a partir de https://ojs2.utp.edu.co/index.php/revistaciencia/article/view/6383

Número

Sección

Eléctrica